建立基本操作、信號檢查和驗證響應是電路板開啟期間的基礎。 這意味著要了解信號是否正確、信號是否正在通信、命令總線是否可運行、電壓和時序設置的誤差幅度是否正確、通道是否同時顯示讀和寫數據包。 這些早期步驟至關重要,需要專門為內存設計的這一階段構建的簡單、專用工具。 這不是合規,而是更多。
- 來自 DRAM(讀)或控制器(寫)的信號看起來正確嗎?
- 初始電壓和時序詳細信息是否位於正確的位置?
- 命令總線通信是否正確?
最大限度地減少探頭和轉接器對設計的影響對於最大限度地提高示波器的 DDR 信號質量至關重要。 特萊丹·力科 DH 系列探棒 是低噪聲和低負載有源探頭,帶有焊接尖端和 QuickLink 適配器。 通過將測試點放置在靠近 DRAM 球的位置,內插器可以進一步增強信號質量。 然後,可以使用虛擬探針對探針和中介層組合進行去嵌入。
JEDEC 要求在 DRAM 球(BGA)或圖像中的測試位置 #1 處執行 DDR 測量。 如果您的探針位置當前位於#2(中介層)或#3(總線中間或 VIA),則可以在開始 DDR 驗證或測量之前虛擬移動探針位置。
- 去嵌入 .2SP、.3SP 和 .6SP S 參數文件會考慮帶有中介層和立管的 T 點。
- 虛擬探測可以將探測點移動到內存控制器以分析受壓力的讀數據包。
- 消除由總線中間探針位置引起的問題
探測設置錯誤(例如反射)可能會與 DDR 設計質量相混淆。 Teledyne LeCroy 的 Virtual Probe @ Receiver 可用於消除反射,讓您更好地了解實際 DDR 設計性能。
- 使用虛擬探針消除接收器端接問題 (VP@RCVR)。
Teledyne LeCroy 的 HDA125 邏輯分析儀以數字方式探測 DDR 命令地址,並為其他信號保留模擬示波器通道。 DDR 協議解碼和触發可用於這些數字探測信號,以隔離 DDR 活動和數據信號,從而加快調試速度。 HDA125 邏輯分析儀支持最高 8400 MT/s DDR5 CMD 地址線進行解碼和触發。
- 僅限行業解碼和触發高達 DDR5
- 解碼 JEDEC 的命令真值表
- 執行更好的 R/W 分離,命令總線知道數據包位置
- 在通道上疊加 R/W 視覺效果